Ingénieur Conception Logique Programmable

À propos de cette offre

Une équipe. Des défis mondiaux. Des opportunités infinies. Chez Viasat, notre mission est de fournir des connexions capables de changer le monde. Depuis plus de 35 ans, Viasat contribue à façonner la manière dont les consommateurs, les entreprises, les gouvernements et les armées du monde entier communiquent. Nous recherchons des personnes qui pensent en grand, agissent sans peur et créent un environnement inclusif qui génère un impact positif pour rejoindre notre équipe.

Dans ce rôle, vous aiderez à développer des conceptions FPGA pour les produits terminaux de nouvelle génération de Viasat, y compris les interfaces et les algorithmes de traitement de signal à haute vitesse et/ou les protocoles réseau dans les FPGA. La personne sera responsable de la phase complète de conception, depuis la phase des exigences jusqu'à la documentation, les diagrammes de blocs, la mise en œuvre du code source, la simulation, le placement & routage, les tests matériels et l'intégration.

• Collaborer avec les membres de l'équipe pour développer conjointement des algorithmes de traitement numérique du signal à haute vitesse et de traitement d'onde supportant les applications de communications par satellite
• Développer des bancs d'essai et aider à maintenir et mettre à jour l'environnement de vérification au niveau système
• Synthétiser Verilog et System Verilog pour les FPGA Altera et Xilinx/AMD
• Développer des contraintes temporelles, analyser les résultats temporels et mettre en œuvre les modifications de conception nécessaires pour respecter les délais
• Générer et collaborer sur les documents de conception requis, les exigences de développement, les spécifications et les protocoles de vérification
• Être responsable de la gestion et de la résolution des problèmes techniques
• Intégrer et déboguer la conception en laboratoire

• Diplôme de licence en génie électrique, génie informatique ou domaine connexe
• 10-12 ans d'expérience en conception FPGA, y compris Altera Quartus et Xilinx Vivado
• Solide connaissance de System Verilog
• Expérience en conception RTL pour divers blocs de traitement du signal, y compris mais sans s'y limiter égaliseurs, corrélateurs, filtres, encodeurs et décodeurs FEC
• Expérience avérée dans la conception et la mise en œuvre de modules FPGA utilisant System Verilog avec développement de simulation et bancs d'essai
• Capacité à travailler de manière autonome, prendre des initiatives et assumer la responsabilité des tâches et des résultats
• Excellentes compétences en communication écrite et orale, capacité à travailler avec une équipe géographiquement distribuée

• Familiarité avec Matlab
• Expérience avec GitHub
• Expérience dans le développement de code pour les plateformes modem Viasat héritées
• Compréhension et connaissance des formes d'onde et normes de communication par satellite

Viasat est fier d'être un employeur garantissant l'égalité des chances, cherchant à créer un environnement accueillant et diversifié. Tous les candidats qualifiés seront pris en considération pour un emploi sans distinction de race, couleur, religion, sexe, identité ou expression de genre, orientation sexuelle, origine nationale, ascendance, handicap physique ou mental, état médical, situation matrimoniale, génétique, âge, statut de vétéran ou tout autre statut ou caractéristique protégée légalement applicable. Si vous souhaitez demander un aménagement en raison d'un handicap pour compléter cette candidature en ligne, veuillez cliquer ici .